• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1986004433A1
    申请号:PCT/JP1986/000022
    申请日:1986-01-22
    公开日:1986-07-31
    发明作者:Nobuhisa Watanabe
    申请人:Sony Corporation；
    IPC主号:G06F1-00
    专利说明:
    [0001] 明 細 害
    [0002] 発明の名称 記憶装置
    [0003] 技術分野
    [0004] この発明はシングルチ ップ型マイ ク ロコ ンビュータを開発する 場合等に用いて好適な記憶装置に関する。
    [0005] 背景技術
    [0006] シ ングルチ ップ型マイ ク ロコ ンビュータは、 マスク リ ー ドオ ン リ メ モ リ （製造工程の中で使われるマスクに情報を書き込んでお いて R O Mに記憶してお く ため、 再害込み不可能な R O M ) とし て-プログラムを最終製品に塔載して出荷するため、 通常はブログ ラムの開癸、 評価は外部にズログラムア ドレスバス、 データバス を引き出し、 チ ップ上部に害き込み消去可能な. E P R0 M を載せて接 続する形式のピギーバッ ク型と呼ばれるものと、 外部'にプ口グラ ムァ ド レスノ ス、 データバス等の他にプログラムシングルステ ツ プ評価等を可能とする制御信号等を必要とするエバリ ュエータ型 のものがあり、 開発初期の段階でエバリ ュエータ型が使用され、 次にビギーバッ ク型が使用される。
    [0007] 第 5 図は従来のマスク R 0 M塔載型チ ッ プ、 ピギーバッ ク型チ ッ プ及びエバリ ユ エ —タ型チ ッ プの入出力ピ ンの様子を模式的に 示したもので、 （1)はマスク R 〇 M塔載型チ ッ プのパ ッケージ、 （2) はピギ― ノ ッ ク型チ ップのパッケ一ジ、 ）はエバリ ュエータ型チ ップのパ ソ ケージである。 ピギーノ ッ ク型チ 'ソプのパ ッケージ（2) の背面には E P R0 M を接続するための複数個のプログラム検査用端 子 (4)が設けられる。 また、 エバリ ュエータ型チ ップ ）はマス ク R 0 M塔戴型チ ッ プのパ ッケ一ジ（1)及びピキーバッ ク型チ ッ プの ノ、。 ン ケ ージ（2)の本来持つピ ンに加えて外部メ モ リ 用端子、 制御信 号用端子等のピ ンをパッ ケージ下面に出すためピ ン数が多 く なつ ている。 従って、 ノ、'ッ ケージ（1)と（2)はピ ン配置は同一で、 形状も 同一であるが、 パッケージ (3)はこれ等とはピン配置、 形状共に異 つたものとなり、 最終的な製品ボ— ドにはパッケ—ジ ）はバッケ 一ジ（1)同様に塔載できるが、 パッケ—ジ ）は塔載できない。
    [0008] そこで、 従来はエバリ ュエータ型チップを用いて評価を行う際 には、 第 6図に示すように、 最終的な製品ボー ド )に対してイ ン タ フエース基板 (6)を設け、 ボー ド ）とイ ンタ フヱ—ス基板 (6)の間 を両端に接続ビンの設けられたフラ ッ トケ—ブル (7)で接続し、 更 にィ ンタフヱ—ス基扳 (6)の所定位置にェバリ ユエータ型チップの ノヽ'ッケージ ）を設け、 このパッケ一ジ ）と開発ツール （或いはィ -サー トキッ トェミ ツレータ （デバッガ） _ ) 等 (8)との間をフラ ッ トケーブル (9)で接続するようにしている。
    [0009] ところが従来はビギーバック型チップとエバリ ュエータ型チッ プは'必要とする入出力信号が異なるため別個に設計されミ またパ ッケージも上述の如く異なるため別型のパッケージを夫々作る必 要があり、 開発期間がかかると共にコ ス ト的にも高価になる等の 欠点があった。 また、 マイ ク ロコ ン ピュータを塔載する最終製品 のボー ドには、 エバリ ュエータ型チップは直接組み込むことが不 可能なため、 上述の如く別のイ ンタ フ ェ ース基板等を設ける必要 力 め った。
    [0010] この発明は斯る点に鑑みてなされたもので、 ピギーバック型チ ップとェバリ ユエータ型チップを別々に開発することな く 、 また そのパッケージを共通化することができる記憶装置を提供するも のである。
    [0011] 発明の開示
    [0012] この究明による記憶装置は、 所定位置に複数個のプログラム検 査用端子 （ 12) を有するパッケージ （ 10) と、 このパッケージ ( 10) 内に配され、 第 1 及び第 2 の動作を切換える切換え手段 ( 30) とを備え、 上記第 1 の動作では上記プログラム検査端子に 害き換え可能なリ ー ドオ ン リ メ モリを接続し、 上記第 2 の動作で は上記プログラム検査用端子に検査手段 (8)を接続するように構成 している。
    [0013] 第 1 の勤作ではパッケージ （ 10) のプログラム検査用端子 （ 12) に書き換え可能なリ ー ドオンリ メ モリ （ EPR0 M ) を接続してビギ 一バック型として動作し、 第 2 の動作ではパッケージ （ 10) のプ ログラム検査用端子 （ 12) に開発ツール (S)等の検査手段を接続し てェバリ ユエータ型と して動作し、 これにより同一のパッケージ ( 10) を共通化できる。
    [0014] 図'面の簡単な説明 一
    [0015] 第 1図はこの発明の一実施例を示す構成図、 第 2図はこの発明 の要部の一例を示す構成図、 第 3図及び第 4図は第 2図の動作説 明に供するための線図、 第 5図は慣用の各チップの入出力ピ_ン:を 示す模式図、 第 6図は従籴のヱバリ ュヱ—タ型チップの接続関係 を示す構成図である。
    [0016] 発明を実施するための最良の形態
    [0017] 以下、 この発明の一実施例を第 1図〜第 4図に基づいて詳し く 説明する。
    [0018] 第 1図はこの発明の一実施 f列を示すもので、 同図において、 最 終製品ボー ド (5)に対して最終的な出荷の段階では第 5図に示した よう なマスク R 0 M塔載型チップ (1)が装架されるも、 開発の初期 段階ではピギーバ 'ンク犁チップが装架されて開発検討がなされ、 次にエバリ ュヱータ型チップが装架されて評価検討がなされる。 こ こでは最終製品ボー ド（5)上に、 ピギ一バック型チ ップとェバリ ユエータ型チップに兼用されるパッケージ （ 10) が揷脱可能に装 架されている伏態を示している。
    [0019] パッケージ （ 10) はその背面にピギーバッ ク型として動作する 時には ( 1 1) が接続され、 エバリ ュエータ型として動作す る時には開発ツール (8)からのフラ ッ トケーブル (9)の他端が接続さ れる複数個のプログラム検査用端子 （ 12) を有する。
    [0020] ノ、'ッケージ （ 10) のプログラム検査用端子 （12) がビギーバッ ク型として動作するか、 或いはエバリ ュエータ型として動作する かの切換えは、 第 2図に示す切換え手段としての信号の多重化 ♦ 選択回路 （30〉 によって行われる。
    [0021] すなわち、 第 2図において、 （20) はア ド レス端子、 （21) は ア ドレス * 命令、 データ ' バスマルチプレク ス端子、 （ 22) は命 令、 データ · 制御信号マルチブレタ ス端子、 （23) はマルチプレ クサ ( 21) , ( 22) からの命令、 データを選択する選択器、 ( 24) はピギーバッ ク型 （ P G ) とエバリ ュエータ型 （' E V ) を切換え る信号が供給される入力端子、 （25) はエバリ ュエータ型と して 動作中における通常のプログラム実行時とシ ングルステツプ動作 時のプログラム停止時を切換える信号が供給される入力端子であ る。 ァ ド レス端子 （20) 、 マルチプレク ス嬝子 ( 21) , ( 22) が パ ッ ケ ー ジ ( 10) 上のプログラム検査用端子 （ 12) に対応する。
    [0022] いま、 端子 （24) に例えば " 0 " の ί言号が供袷されると、 マル チプレタ ス端子 （21) , ( 22) 及び選択器 （23) はピギーバッ ク 型として動作するように切換えられ、 マルチプレク ス端子 （21) はバス （ 26) 側からのプログラムァ ドレスを第 3 図に示すように 出力し、 マルチプレク ス端子 （22) は R ◦ Μから読み出された命 令、 データを入力し、 選.択器 （23) はマルチプレク ス端子 （22) からの命令、 データをバス （ 27) 側に通すように働く 。 なお、 ァ ド レス端子 （20) は端子 （24) に印加される信号とは無関係に、 ピギ—バッ ク型又はェバリ ュヱータ型のいずれの動作の場合でも バス （ 26) からのプログラムア ド レスを出力するア ド' レス端子と して働 く 。
    [0023] 次に端子 （24) に例えば " 1 " の信号が供給されると、 マルチ プレク ス端子 （21) , ( 22) 及び選択器 （ 23) はエバリ ュエータ 型として動作するように切換えられる。 そして、 マルチブレク ス 嫋子 ( 22) は基本ク ロ ック、 動作制御信号等の入出力端子として 働く 。 一方、 マルチプレク ス端子 （21) は端子 （25) にホール ド ( HOLD) 信号が供給されているか否かにより 2つの動作の間で切 換わり、 例えば端子 （25) にホール ド信号が供給されてないとき は通常のプログラム実行動作となり、 ク ロ ッ ク M O , M l , M 2 , M 3 を 1 マ シ ンサイ クルとする第 1 及び第 3 のク ロ ッ ク M O . M 2 の期間ではバス （ 26) からのプロ グラ ムア ド レスを出力し、 第 2 及び第 4のク ロ ック M l , M 3 の期間では R 0 Mから読み出され た命令、 データを入力する。 こ の入力された命令、 データは選択 器 （ 23) を介してバス （ 27) 側に出力される。
    [0024] また、 端子 （ 25) にホール ド信号が供給されると'、 マルチプレ ク ス '端子 （21) はシ ングルステ ッ プ動作時のプロ グラ ム停止動作 となり、 第 1 のク ロ ッ ク M 0 の期間ではアキュムレータ （図示せ ず） の内容を内部バス （ 28) を介レて出力し、 第 2 のク ロ ック M 1 の期間ではテ ンポ ラ リ レジステ （図示せず） の内容を内部バス ( 28) を介して出力し、 第 3 のク ロ ック M 2 の期間ではステイ タ ス フ ラ グ、 プロ グラ ムカ ウ ンタ （図示せず） の内容^内部バス ( 28) に介して出力し、 第 4図のク ロ ッ ク M 3 の期間ではプログ ラムカウ ンタの內容を内部バス （28) を介して出力し、 停止時こ のサイ ク ルの繰り返しとなる。
    [0025] 第 4図は上述したエバリ ュエータ型と して動作時のマルチプレ クス嬙子 （21) のデータ内容を示すもので、 第 4図 Aはプログラ ムが通常状態でラ ンしている時、 つまり通常のプログラム実行時 におけるマルチプレク ス端子 （21) のデー タ内容、 第 4図 B は シ ングルステ ンプ時等に停止している状態、 つまり シ ングルステ ツ プ動作時のプロ グ ラ ム停止時におけるマルチプレク ス端子 （ 21) のデータ内容を夫々表わしている。
    [0026] そして、 ピギーバック型として動作する時にはァ ドレス端子 ( 20) 、 マルチブレクス端子 （21) , ( 22) に EPB0M が接続され エバリ ュエータ型として勤作する時にはア ド レス端子 （20) 、 マ ルチブレクス嬙子 （21) ， （22) にフラ ッ トケーブル (9)を介して 開発ツール (S)が接続され、 端子 （24) に供袷される信号のレベル を切換えるだけで、 ノ、' ケージ （10) をビギ一バッ ク型とェバリ ユエ—タ型の両方に共用できる。 0
    [0027] 5
    [0028] 0
    [0029] ς
    权利要求:
    Claims
    請 求 の 範 囲
    所定位置に複数個のプログラム検査用嬙子を有するパッケージ と、 該パッケージ内に配され、 第 1及び第 2 の動作を切換える切 換え手段とを備え、 上記第 1 の動作では上記プログラム検査用端 子に書き換え可能なリ ー ドオ ン リ メ モ リを接続し、 上記第 2 の動 作では上記プロ グラ ム検査用端子に検査手段を接続するようにし たことを特徴とする記憶装置。
    类似技术:
    公开号 | 公开日 | 专利标题
    Whetsel1997|An ieee 1149.1-based test access architecture for ics with embeddded cores
    US3686639A|1972-08-22|Digital computer-industrial controller system and apparatus
    US5509019A|1996-04-16|Semiconductor integrated circuit device having test control circuit in input/output area
    US4622647A|1986-11-11|System for the automatic testing of printed circuits
    JP2659095B2|1997-09-30|ゲートアレイ及びメモリを有する半導体集積回路装置
    CA1224271A|1987-07-14|Very large scale integrated circuit subdivided intoisochronous regions, method for the machine-aideddesign of such a circuit, and method for the machine-aided testing of such a circuit
    US4527251A|1985-07-02|Remap method and apparatus for a memory system which uses partially good memory devices
    EP0046404B1|1985-08-14|Apparatus for the dynamic in-circuit testing of electronic digital circuit elements
    US6151567A|2000-11-21|Data communication analysis and simulation tool
    KR100235812B1|1999-12-15|시프트 레지스터 및 프로그래머블 논리회로 및 프로그래머블 논리회로시스템
    US4397021A|1983-08-02|Multi-processor automatic test system
    EP0244925B1|1994-11-02|Programmable logic controller
    US5499248A|1996-03-12|Test vector generator comprising a decompression control unit and a conditional vector processing unit and method for generating a test vector
    US5961653A|1999-10-05|Processor based BIST for an embedded memory
    US3633175A|1972-01-04|Defect-tolerant digital memory system
    KR100343696B1|2002-07-19|평면 어레이 구조를 갖는 에뮬레이션 모듈
    US3940601A|1976-02-24|Apparatus for locating faults in a working storage
    US3710348A|1973-01-09|Connect modules
    US4089063A|1978-05-09|Memory apparatus with defective modules
    US4621363A|1986-11-04|Testing and diagnostic device for digital computers
    US6057705A|2000-05-02|Programmable pin designation for semiconductor devices
    US4034354A|1977-07-05|Programmable interface controller for numerical machine systems
    US4969087A|1990-11-06|Single-chip microcomputer
    US4377757A|1983-03-22|Logic module for integrated digital circuits
    EP0330475B1|1995-12-13|Configuration control system
    同族专利:
    公开号 | 公开日
    GB8622674D0|1986-10-22|
    EP0210277B1|1993-03-31|
    GB2183065A|1987-05-28|
    NL8620022A|1986-12-01|
    KR870700157A|1987-03-14|
    DE3690031T1|1987-03-12|
    US5021996A|1991-06-04|
    EP0210277A4|1989-01-19|
    AU5390386A|1986-08-13|
    NL193331C|1999-06-02|
    KR940004331B1|1994-05-19|
    AU594324B2|1990-03-08|
    GB2183065B|1988-09-14|
    NL193331B|1999-02-01|
    DE3690031T0||
    EP0210277A1|1987-02-04|
    DE3690031C2|1994-09-29|
    JPS61169941A|1986-07-31|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1986-07-31| AK| Designated states|Kind code of ref document: A1 Designated state(s): AT AU DE GB KR NL US |
    1986-07-31| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): FR IT |
    1986-09-22| ENP| Entry into the national phase|Ref document number: 1986 9002 Country of ref document: AT Date of ref document: 19860731 Kind code of ref document: A |
    1986-09-22| WWE| Wipo information: entry into national phase|Ref document number: 1986900844 Country of ref document: EP |
    1987-02-04| WWP| Wipo information: published in national office|Ref document number: 1986900844 Country of ref document: EP |
    1987-03-12| RET| De translation (de og part 6b)|Ref document number: 3690031 Country of ref document: DE Date of ref document: 19870312 |
    1987-03-12| WWE| Wipo information: entry into national phase|Ref document number: 3690031 Country of ref document: DE |
    1993-03-31| WWG| Wipo information: grant in national office|Ref document number: 1986900844 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP60/9769||1985-01-22||
    JP976985A|JPS61169941A|1985-01-22|1985-01-22|Memory device|DE3690031A| DE3690031C2|1985-01-22|1986-01-22|Prüfbaueinheit zum Prüfen eines von einem ROM zu speichernden Programms|
    NL8620022A| NL193331C|1985-01-22|1986-01-22|Elektronische gegevensverwerkende inrichting.|
    KR86700641A| KR940004331B1|1985-01-22|1986-01-22|데이터 처리장치|
    [返回顶部]